КМОП-схемы с памятью, реализация автоматных функций КМОП-схемами (КМОП-схемы с памятью, реализация автоматных функций КМОП-схемами.pdf)

Математические модели и методылогического синтеза СБИСОсень 2015Лекция 3План лекции• КМОП-схемы с памятью, реализацияавтоматных функций КМОП-схемами.– Логическая и транзисторная схемы асинхроннойячейки памяти(защелки), ее функционирование.– Схема D-триггера и его связь с единичнойзадержкой.– Синхронные последовательные схемы– Временные метрики последовательных схемКМОП-схемы с памятьюЛекция 3Защелки и регистры• Защелка (latch) – чувствительный к уровнюсигнала схема с памятью• Регистр (register) – управляемая фронтомсигнала схема с памятьюПринцип бистабильности• Цепочка инверторов• Два стабильных состоянияЗащелки, основанные намультиплексореОтрицательнаязащелка1D0СинхронизирующийсигналПоложительнаязащелка0QD1СинхронизирующийсигналQТранзисторная схема защелкиОтрицательнаязащелка1D0СинхронизирующийсигналQЛогическая схема D-триггераПодчиненнаязащелкаГлавная защелка01DQM10СинхронизирующийсигналСинхронизирующийсигналQRS-триггер – запись данныхметодом грубой силыФункциональная и транзисторная схемы RS-триггера:S R y z0 0 * *0 1 1 01 0 0 11 1 0 01/6/2016Математические модели и методысинтеза СБИС10Синхронныепоследовательные схемыЛекция 3Синхронные последовательныесхемыВходыВыходыКомбинационнаялогикаТекущеесостояниеРегистрыQDСинхронизирующий сигналСледующеесостояниеСинхронные последовательныесхемыВременные метрикипоследовательных схем• Время установки(tsu) – временной интервал, втечение которого входные данные (D) должныоставаться стабильными до тактовогоперехода• Время удержания(thold) – временной интервал,в течение которого данные должны оставатьсястабильными после фронта синхроимпульса• tc-q – наихудшая задержка распространения• tplogic – наибольшая задержка распространениялогики• Такт(clock period) T > tc-q + tplogic + tsuВременные метрикипоследовательных схемCLKtsuDttholdДанныедействительныttc-qQДанныедействительныt.