Лабораторная работа 1
Описание файла
PDF-файл из архива "Лабораторная работа 1", который расположен в категории "". Всё это находится в предмете "математические модели и методы синтеза сбис" из 6 семестр, которые можно найти в файловом архиве МГУ им. Ломоносова. Не смотря на прямую связь этого архива с МГУ им. Ломоносова, его также можно найти и в других разделах. .
Просмотр PDF-файла онлайн
Текст из PDF
Лабораторная работа 1Часть 1. Моделирование простого устройства на языке Verilog.Напишите Verilog файл adder.v, реализующий поведенческую модельдвухбитового сумматора. Реализуемый модуль должен иметь следующиевходы и выходы:1. clock – однобитовый провод для подачи сигнала тактового генератора;2. enable – однобитовый провод, контролирующий включениеустройства (0 – устройство выключено, 1 – устройство включено);3. reset – однобитовый провод сброса (1 - все выходы сбрасываются внулевое значение);4.
x, y – двухбитовые провода, на которые подаются первое и второечисло для сложения;5. z – трехбитовый регистр, на котором формируется результат сложениячисел x и y.При этом предполагается, что сумматор срабатывает по положительномуфронту сигнала clock. Задержка инициализации сброса равна 1нс, а задержкасложения двух чисел равна 2нс.Часть 2.
Создание простого тестового стенда.Напишите Verilog файл testbench.v, реализующий тестовый стенд дляпроверки корректности работы реализованного ранее модуля для сложениячисел. Реализуемый модуль должен включать в себя следующие элементы:1. сценарий тестирования модуля сложения чисел;2. модель тактового генератора со временем такта 10нс (сигнал тактовогогенератора распространяется по проводу clock);3. инстанцирование модуля сложения чисел.Сценарий тестирования должен содержать последовательностьизменения входных проводов тестируемого модуля в заданные моментывремени. Структуру и количество изменений сигналов студент выбирает насвое усмотрение. Сценарий тестирования должен быть реализован в видеединственного блока initial.
Должна быть предусмотрена возможностьвывода информации о результатах тестирования в консоль и в виде кривыхизменения сигналов (waveforms).Часть 3. Симулирование в среде ModelSim.Последняя часть лабораторной работы состоит из следующих этапов:1.
Запуск среды моделирования ModelSim;2. Создание проекта и добавление файлов adder.v и testbench.v;3. Компиляция и отладка файлов adder.v и testbench.v (команда vlog«имя файла»);4. Загрузка скомпилированного модуля тестового стенда для симуляции(команда vsim «имя рабочей зоны».«имя модуля»);5. Добавление кривых изменения сигналов для последующего просмотрарезультатов симуляции (команда add wave «имя сигнала»);6.
Запуск симуляции и просмотр результатов (команда run -all)..
