F00-17 (Раздаточные материалы)
Описание файла
Файл "F00-17" внутри архива находится в следующих папках: Раздаточные материалы, Описания к различным сериям микроконтроллеров. PDF-файл из архива "Раздаточные материалы", который расположен в категории "". Всё это находится в предмете "системы автоматического управления (сау) (мт-11)" из 8 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "остальное", в предмете "системы автоматического управления (сау)" в общих файлах.
Просмотр PDF-файла онлайн
Текст из PDF
C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7Mixed-Signal 32KB ISP FLASH MCU FamilyАНАЛОГОВЫЕ ПЕРИФЕРИЙНЫЕ МОДУЛИВЫСОКОПРОИЗВОДИТЕЛЬНОЕ 8051СОВМЕСТИМОЕ ПРОЦЕССОРНОЕ ЯДРО- АЦП последовательного приближенияРазрядность: 12 бит (C8051F000/1/2, C8051F005/6/7)10 бит (C8051F010/1/2, C8051F015/6/7)Нелинейность ±1МЗР; Непропадание кодов.Программируемая скорость преобразования (до 100 тыс.преоразований в секунду).До 8-ми внешних входов (программируются как одиночныеили дифференциальные).Программируемый коэффициент усиления: 16, 8, 4, 2, 1, 0.5.Формирование прерывания при попадании результатапреобразования в заданный диапазон значений.Встроенный датчик температуры (± 3°C).- Конвейерная архитектура; 70% команд выполняются за 1 или 2системных тактовых цикла.- Производительность до 25MIPS при тактовой частоте 25MHz.- Количество векторных источников прерываний: 21.ПАМЯТЬ- 256 байт внутреннего ОЗУ данных (F000/01/02/10/11/12).- 2304 байт внутреннего ОЗУ данных (F005/06/07/15/16/17).- 32 Кбайт FLASH-памяти; возможно внутрисистемноепрограммирование FLASH-памяти секторами по 512 байт.ЦИФРОВЫЕ ПЕРИФЕРИЙНЫЕ МОДУЛИ- Два 12-разрядных ЦАП- Два аналоговых компаратора- Четыре 8-разрядных порта ввода/вывода с допустимымнапряжением на выводах до 5В.- Встроенные последовательные интерфейсы SMBus (I2Cсовместимый), SPI и УАПП (доступны одновременно).- Программируемый массив 16-разрядных таймеров/счетчиков спятью модулями захвата/сравнения.- Четыре 16-разрядных таймера/счетчика общего назначения.- Отдельный сторожевой таймер.- Двунаправленный вывод сброса.Программируемая петля гистерезиса.Настраиваются как источники прерываний или сброса.- Источник опорного напряженияНапряжение: 2.4В; Температурный дрейф: 0.0015 %/°C.Внешний выход.- Прецизионная схема слежения за напряжениемпитания/детектор снижения напряжения питанияИСТОЧНИКИ ТАКТОВЫХ ИМПУЛЬСОВНАПРЯЖЕНИЕ ПИТАНИЯ:КОРПУСА: 64-выв.
TQFP, 48-выв. TQFP,32-выв. LQFP.РАБОЧАЯ ТЕМПЕРАТУРА: –40°C … +85°CDIGITAL I/OSARSMBusADCSPI BusUARTVREFTimer 012-BitDAC++12-BitDAC-Port 0PCACROSSBARAMUXTEMPSENSORTimer 1Timer 2-VOLTAGECOMPARATORSTimer 3Port 1ANALOG PERIPHERALSPGA2.7V … 3.6V- Ток потребления: 12.5мA @ 25MГц.- Различные режимы управления энергопотреблением.Port 2- Встроенный отладчик обеспечивает «неразрушающую» внутрисистемную отладку в режиме реального времени (без эмулятора).- Расстановка точек останова, пошаговая отладка, слежение застеком.- Контроль/модификация памяти и регистров.- Производительность на уровне эмуляторов с отладочнымикристаллами, специальными адаптерами и разъемами.- Граничное сканирование в соответствие с протоколом IEEE1149.1- Недорогой комплект средств для разработки.- Внутренний генератор с программируемой частотой (2-16МГц).- Внешний генератор: кварцевый, RC-, C-, или счетчик.- Имеется возможность выбора источника тактовых импульсов“на лету” (используется для уменьшения энергопотребления).Port 3ВСТРОЕННЫЙ JTAG ОТЛАДЧИК ИИНТЕРФЕЙС ГРАНИЧНОГО СКАНИРОВАНИЯHIGH-SPEED CONTROLLER CORE8051 CPUCLOCKDEBUGJTAG(25MIPS)CIRCUITCIRCUITRY32KB256/2304 B21SANITYISP FLASHSRAMINTERRUPTS CONTROLPage 1CYGNAL Integrated Products, Inc.
20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7СОДЕРЖАНИЕ1. КРАТКИЙ ОБЗОР……………………………………………………………………8Таблица 1.1. Сравнительная характеристика микроконтроллеров………………………………………..8Рисунок 1.1. Структурная схема C8051F000/05/10/15.….………..………………………………………..9Рисунок 1.2. Структурная схема C8051F001/06/11/16 …………………………...………………………10Рисунок 1.3. Структурная схема C8051F002/07/12/17 .............................................................................. 111.1.Процессорное ядро CIP-51ТМ.................................................................................................................. 12Рисунок 1.4. Максимальная производительность различных микроконтроллеров.....................….......
12Рисунок 1.5. Структурная схема модуля тактирования и сброса..........….............................................. 131.2. Память……………. ...................................................................................................................….........
14Рисунок 1.6. Карта распределения памяти.................................................................................................. 141.3. JTAG отладчик и интерфейс граничного сканирования..................................................................... 15Рисунок 1.7.
Модель отладки…………....................................................................................................... 151.4. Программируемые цифровые порты ввода/вывода и матрица соединений..................................... 16Рисунок 1.8. Структурная схема цифровой матрицы................................................................................ 161.5.
Программируемый массив счетчиков (ПМС)…….…......................................................................... 17Рисунок 1.9. Структурная схема модуля ПМС.................…….................................................................. 171.6.
Последовательные порты…................................................................................................................... 171.7. Аналого-цифровой преобразователь.................................................................................................... 18Рисунок 1.10. Структурная схема АЦП………........................................................................................... 181.8. Компараторы и ЦАП………………...................................................................................................... 19Рисунок 1.11. Структурная схема компараторов и ЦАП...........................................................................
192. ПРЕДЕЛЬНО ДОПУСТИМЫЕ ПАРАМЕТРЫ…..........……............................. 203. ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫ………….............................. 204. ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВ.............................................................. 21Таблица 4.1. Описание выводов…............................................................................................................... 21Рисунок 4.1. Цоколевка корпуса TQFP-64..................................................................................................
23Рисунок 4.2. Чертеж корпуса TQFP-64........................................................................................................ 24Рисунок 4.3. Цоколевка корпуса TQFP-48.................................................................................................. 25Рисунок 4.4. Чертеж корпуса TQFP-48 .......................................................................................................
26Рисунок 4.5. Цоколевка корпуса LQFP-32 ................................................................................................. 27Рисунок 4.6. Чертеж корпуса LQFP-32 ....................................................................................................... 285. АЦП 12-разрядный (C8051F000/1/2/5/6/7).....................................................……..29Рисунок 5.1. Функциональная схема 12-разрядного АЦП........................................................................
295.1. Аналоговый мультиплексор и программируемый усилитель…........................................................ 295.2. Режимы работы АЦП………………..................................................................................................... 30Рисунок 5.2.
Временные диаграммы процесса преобразования…........................................................... 30Рисунок 5.3. Передаточная характеристика датчика температуры........….............................................. 31Рисунок 5.4. AMX0CF: Регистр конфигурации мультиплексора (C8051F00x)....................................... 31Рисунок 5.5. AMX0SL: Регистр выбора канала мультиплексора (C8051F00x).......……….................... 32Рисунок 5.6. ADC0CF: Регистр конфигурации АЦП (C8051F00x)..........................................................
33Рисунок 5.7. ADC0CN: Регистр управления АЦП (C8051F00x) .............................................................. 34Рисунок 5.8. ADC0H: Регистр старшего байта слова данных АЦП (C8051F00x) .................................. 35Рисунок 5.9. ADC0L: Регистр младшего байта слова данных АЦП (C8051F00x).................................. 355.3. Программируемый детектор диапазона............................................................................................... 36Рисунок 5.10. ADC0GTH: Регистр старшего байта нижней границы диапазона (C8051F00x)..……...
36Рисунок 5.11. ADC0GTL: Регистр младшего байта нижней границы диапазона (C8051F00x)............. 36Рисунок 5.12. ADC0LTH: Регистр старшего байта верхней границы диапазона (C8051F00x)............. 36Рисунок 5.13. ADC0LTL: Регистр младшего байта верхней границы диапазона (C8051F00x) ..…..... 36Рисунок 5.14. Примеры использования детектора диапазона (данные выровнены вправо).................. 37Рисунок 5.15.