var42_new (Вариант 42)
Описание файла
Файл "var42_new" внутри архива находится в папке "Вариант 42". Документ из архива "Вариант 42", который расположен в категории "". Всё это находится в предмете "системы автоматизированного проектирования (сапр)" из 5 семестр, которые можно найти в файловом архиве РТУ МИРЭА. Не смотря на прямую связь этого архива с РТУ МИРЭА, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "системы автоматизированного проектирования (сапр)" в общих файлах.
Онлайн просмотр документа "var42_new"
Текст из документа "var42_new"
Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
"Московский государственный технический университет
радиотехники, электроники и автоматики"
Факультет электроники
Кафедра ФКС,
Центр проектирования интегральных схем, устройств наноэлектроники и микросистем.
КУРСОВАЯ РАБОТА
по дисциплине «Системы автоматизированного проектирования»
Вариант 42
Исполнитель: Фадеев Андрей
Группа: ЭМБ-1-09
Руководитель: доц. Индришенок В.И.
Оценка:
Подпись преподавателя:
Дата:
Москва. 2012
Часть 1.
Используя карты Карно для минимизации функций, язык Verilog и САПР ISE Webpack (версия 13.2, http://Xilinx.com), минимизировать логические функции для каждого разряда выходного сигнала и разработать логическую схему устройства, реализующую заданную формулу.
Написать Verilog-код поведенческого описания разработанной схемы, используя выражения для комбинаторной логики и языковые конструкции if-else и case.
Проверить правильность функционирования логической схемы путем моделирования в среде iSim.
Проверить правильность функционирования разработанной схемы аппаратно, используя элементы управления (кнопки, переключатели и световые индикаторы) отладочной платы ALTYS (описание платы приведено в Приложении 5.3).
Написать Verilog-код поведенческого описания схемы, явно используя функции сложения и умножения, провести моделирование этого варианта исполнения.
Сравнить полученные RTL- и технологические варианты схем, а также ресурсы ПЛИС.
Заданная функция:
Fвых=8*(xвх+7)
Теоретическая часть
1. Выясняем максимальную разрядность ответа:
Fвых=8*(15+7) =17610=10110000, 8разрядов
2.Подставляя все числа из таблицы в формулу, расширяем таблицу истинности:
| № | a | b | c | d | Fвых | F7 | F6 | F5 | F4 | F3 | F2 | F1 | F0 |
| 0 | 0 | 0 | 0 | 0 | 56 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 64 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 72 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 |
| 3 | 0 | 0 | 1 | 1 | 80 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 4 | 0 | 1 | 0 | 0 | 88 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 | 96 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 6 | 0 | 1 | 1 | 0 | 104 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 |
| 7 | 0 | 1 | 1 | 1 | 112 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 120 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 | 128 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 10 | 1 | 0 | 1 | 0 | 136 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 11 | 1 | 0 | 1 | 1 | 144 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 12 | 1 | 1 | 0 | 0 | 152 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 |
| 13 | 1 | 1 | 0 | 1 | 160 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 14 | 1 | 1 | 1 | 0 | 168 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 |
| 15 | 1 | 1 | 1 | 1 | 176 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
где Fвых - результат в десятичной системе исчисления, F7-F0 - результат в двоичной системе, разбиты побитово.
F7=a&b&~c&~d|a&b&~c&d|a&b&c&d|a&b&c&~d|a&b&c&~d|a&~b&~c&d|a&~b&c&d|a&~b&c&~d;
F7=a&b&~c&(~d|d)| a&b&c&(d|~d)|a&c&~d&(b|~b)|a&~b&d&(~c|c)=
=a&b&~c|a&b&c|a&c&~d|a&~b&d=a&b|a&c&~d|a&~b&d;
| ab|cd | 00 | 01 | 11 | 10 |
| 00 | 0 | 0 | 0 | 0 |
| 01 | 0 | 0 | 0 | 0 |
| 11 | 1 | 1 | 1 | 1 |
| 10 | 0 | 1 | 1 | 1 |
F6=~a&~b&~c&d|~a&~b&c&d|~a&~b&c&~d|~a&b&~c&~d~|a&b&~c&~d|~a&b&c&d|~a&b&c&~d|a&~b&~c&~d;
F6=~a&~b&d&(~c|c)|b&~c&~d&(~a|a)|~a&b&c&(d|~d)| |~a&~b&c&~d| a&~b&~c&~d=~a&~b&d| b&~c&~d|~a&b&c|~a&~b&c&~d| a&~b&~c&~d;
| ab|cd | 00 | 01 | 11 | 10 |
| 00 | 0 | 1 | 1 | 1 |
| 01 | 1 | 1 | 1 | 1 |
| 11 | 0 | 0 | 0 | 0 |
| 10 | 1 | 0 | 0 | 0 |
F5=~a&~b&~c&~d|~a&b&~c&d|~a&b&c&d|~a&b&c&~d|a&b&~c&d|a&b&c&d|a&b&c&~d|a&~b&~c&~d;
F5=~a&b&d&(~c|c)|a&b&d&(c|~c)|~b&~c&~d&(~a|a)|b&c&~d(~a|a)=
