Экзаменационные вопросы
Описание файла
Документ из архива "Экзаменационные вопросы", который расположен в категории "". Всё это находится в предмете "схемотехника" из 4 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "к экзамену/зачёту", в предмете "схемотехника дискретных устройств" в общих файлах.
Онлайн просмотр документа "Экзаменационные вопросы"
Текст из документа "Экзаменационные вопросы"
*. Организация регистра сдвига и схема сдвигающего регистра на D-триггерах.
*. Выполнение операции вычитания на сумматорах. Сумматор дополнительного модифицированного кода. Принцип построения.
*. Различия в схемах построения и работе асинхронных и синхронных RS-триггеров.
*. В чем состоит различие понятий "комбинационная схема"
и " цифровой автомат".
*. Комбинационные схемы, воспроизводящие функции И и ИЛИ на элементах Шеффера.
*. Принцип работы и схема построения синхронного счётчика на
J-K триггерах.
*. Построение D-триггера на основе универсального
JK-триггера и RS-триггера.
*. Пример применения закона Де Моргана при преобразованиях комбинационных схем.
*. Технология минимизации булевых функций с помощью карт Карно.
*. Схема универсального регистра и принцип управления переключения режимов работы.
*. Назначение и пример построения одноразрядного компаратора.
*. Шифратор на 10 входов. Принцип синтеза схемы шифратора.
*. Пример дешифратора с разрешающим входом.
*. Особенность структуры сумматора обратного модифицированного кода. Обнаружение переполнения. Пояснить примером.
*. Какой недостаток характерен для асинхронных
счетчиков. Показать на примере временной диаграммы.
*. Пример построения регистра с параллельным занесением кода.
*1. Схема построения универсального J-K- триггера и его временная диаграмма работы.
*. Реализация многоразрядного сумматора последовательного действия.
*. Назначение установочных RS-входов в счётном Т-триггере.
*. Условное графическое обозначение
элементов "И", "ИЛИ", "НЕ", и реализация данных функций на элементах «И-НЕ».
*. Назначение и классификация триггеров.
*. Схема демультиплексора. Пояснить принцип работы.
*. Принцип построения MS- триггеров (с задержкой) и
особенности их работы.
*. Схема и принцип построения полного вычитателя.
*. Определение полного и неполного дешифратора. Примеры.
*. Построение вычитающего асинхронного счетчика на
J-K триггерах. Временная диаграмма работы счетчика.
*. Пример организации счетчика по модулю десять. Перечислите варианты методов ограничения модуля счётчика.
*. Таблица переходов, временная диаграмма и схема
построения синхронного D-триггера на элементах И-НЕ.
*. Схема реверсивного счетчика на JK- триггерах, пояснить принцип управления направлением счёта.
*. Матричный дешифратор, схема построения и преимущество перед линейным дешифратором.
*. Варианты реализации счётного T-триггера. Назначение асинхронных S и R входов.
*. Понятие функционально-полного набора логических элементов.
*. Реализация RS- триггера на элементах Шеффера и
Пирса.
*. Особенности схем построения инкременторов и декременторов.
*. Принципы преобразований комбинационных схем из одного базиса в другой. Пояснить примером.
*. Временная диаграмма, таблица переходов и принцип
построения универсального JK - триггера.
*. Определение и пример реализации мультиплексора.
*. Схема построения универсального сумматора-вычитателя. Пояснить принцип управления режимами.
*. Чем обусловлена возможность применения алгебры логики к задачам проектирования цифровых вычислительных устройств.
*. Организация двоично-десятичного сумматора. Назначение сумматора коррекции.
*. Варианты обнуления содержимого регистра сдвига.
*. Варианты реализации сумматоров с различными схемами организации переносов.
*. Схема построения и принцип записи информации в триггерах типа MS (c задержкой).
*. Множительный блок. Методика построения множительного блока.
*. Счетчик Джонсона: схема построения и диаграмма
работы.
*. Принцип работы асинхронного RS-триггера, на примере схемы на четырёх биполярных транзисторах.
*. Принцип построения электронной схемы логического
элемента «ИЛИ-НЕ».
*. Каскадный дешифратор. Преимущества по сравнению с
линейным дешифратором.
*. Принцип построения электронной схемы логического
элемента «И-НЕ».
*. Пример применения закона Де Моргана при
преобразованиях комбинационных схем.
*. Различие в работе триггеров потенциального и динамического типа.
Изобразить на временных диаграммах.
*. Многоразрядный компаратор на равенство. Пример схемы реализации.
*. Принцип построения электронной схемы логического
элемента «И».
*. Варианты реализации счётного
T-триггера. Назначение асинхронных S и R входов.
*. Принцип построения электронной схемы логического
элемента «ИЛИ».
*. Применение компараторов. Пример синтеза схемы одноразрядного компаратора.
*. Принцип построения электронной схемы логического
элемента «И».
*. Варианты реализации счётного
T-триггера. Назначение асинхронных S и R входов.
*. Принцип построения электронной схемы логического
элемента «ИЛИ».
*. Структура простого АЛУ, предназначенного для выполнения арифметических операций. Интерфейс микросхемы АЛУ.
*. Определение КНФ двоичной функции.
*. Синхронный суммирующий счётчик на JK-триггерах. Принцип управления переключения разрядов.
*. Определение ДНФ двоичной функции.
*. Особенность структуры сумматора модифицированного обратного кода.