АРХИТЕ~2 (Курсовой проект (готовый) вариант 64)
Описание файла
Файл "АРХИТЕ~2" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 64, 64_1. Документ из архива "Курсовой проект (готовый) вариант 64", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. .
Онлайн просмотр документа "АРХИТЕ~2"
Текст из документа "АРХИТЕ~2"
Московский Государственный Университет им. Н. Э. Баумана
УТВЕРЖДЕНО:
Виноградов В. И.
_________1998г.
______________
Курсовая работа
по курсу
Архитектура ЭВМ
Вариант №64
ИСПОЛНИТЕЛЬ:
Студент группы
ИУ5-53
Гончарук А.В.
_________1998г.
______________
Москва 1998 г.
Содержание
Содержание 1
1. Задача №1 2
1.1. Постановка задачи 2
1.2. Разработка Обобщённой микропрограммы. 3
1.3. Разработка обобщённого списка слов, полей, логических условий и управляющих сигналов 3
1.4. Разработка закодированного графа микропрограммы 4
1.5. Разработка структры операционного автомата 4
1.6. Разработка структурной схемы операционного автомата 4
1.7. Составление СПиска переходов 5
1.8. Программирование ПЛМ 5
1.9. Составление спецификации 6
1.10. Определение числа машинных тактов, необходимых для выполнения каждой операции 6
1.12. Расчет максимально возможной частоты работы Вычислительного Устройства 7
2. Задача №2 8
2.1. Постановка задачи 8
2.2. Вычисления 8
2.3. Расчёт погрешности частоты 9
3. Использованная при разработке литература 10
1. Задача №1
1.1. Постановка задачи
Спроектировать вычислительное устройство для выполнения заданного множества операций. Вычислительное устройство должно состоять из операционной части и блока управления и подключаться к интерфейсу.
Состав шин интерфейса:
1.Шины прямой передачи данных /входные/ разрядностью 8 бит.
2.Шины обратной передачи данных /выходные/ разрядностью 8 бит.
3.Управляющие шины:
- проверка готовности устройства /ПРГОТ/,
- сигнал занятости устройства /ЗАН/,
- код операции /КОП/,
- передача данных по входным шинам /ДАННЫЕ/,
- передача результата по выходным шинам /РЕЗ/,
- запрос на передачу данных /ЗАПР/,
- подтверждение приема результата /ПРРЕЗ/,
- готовность устройства /ГОТ/,
Таблица №1. Закодированный вариант задания.
Вариант | Выполняемые операции | Разрядность операндов | Код | Серия микросхем | ||||||
64. | У | С1 | А3 | А4 | Л1 | Л2 | Л3 | 8 | П | K555 |
Таблица №2. Расшифровка перечисленных в задании операций.
NoNo п.п. | Операция | Обозначение операции | NoNo п.п. | Операция | Обозначение операции |
1. | Умножение | У | 10. | Вычитание модулей обратное | a5 |
2. | Деление | D | 11. | A B | Л1 |
3. | Сдвиг арифметический | C1 | 12. | A B | Л2 |
4. | Сдвиг логический | C2 | 13. | _____ A B | Л3 |
5. | Сдвиг циклический | C3 | 14. | _____ A B | Л4 |
6. | Сложение | a1 | 15. | _ A | Л5 |
7. | Вычитание | a2 | 16. | _ A B | Л6 |
8. | Вычитание обратное | a3 | 17. | _ A B | Л7 |
9. | Вычитание модулей | a4 | 18. | _ A B | Л8 |
19. | _ A B | Л9 |
1.2. Разработка Обобщённой микропрограммы.
Микропрограммы операций разрабатываются в соответствии с постановкой задачи, при этом для каждой операции, сначала, разрабатывается реализующая ее микропрограмма. Микропрограммы операций, которые необходимо реализовать в данном вычислительном устройстве, представлены на листе 3 (Обобщенная микропрограмма)
Обобщенная микропрограмма должно выполнять все операции, перечисленные в постановке задачи. Кроме того, вычислительное устройство должно взаимодействовать с помощью общей шины с инициирующим устройством. Обобщенная микропрограмма работы ВУ, реализующая включение его в работу по запросу от управляющего устройства, загрузку кода операции и всех необходимых операндов, а также необходимые расчеты и выдачу результатов в соответствии с описанным в условии алгоритмом работы интерфейса.
В обобщённой микропрограмме предусмотрены микрооперации для формирования сигналов: ГОТ, ЗАПР, ЗАН, РЕЗ.
Код операции и данные для работы микропрограммы принимаются с входной шины ШВХ, адрес ВУ – с шины адреса ША. Результат выполнения операции выдаётся на выходную шину ШВЫХ. Управляющие сигналы ПРГОТ, КОП, ДАННЫЕ и ПРРЕЗ, формируемые в инициализирующем устройстве, используются в микропрограмме в качестве условий. Код операции используется в микропрограмме в качестве условия для выполнения заданной операции.
При разработке Обобщенной микропрограммы для расшифровки выполняемой команды используется дешифратор что не является оптимальным. Реализация микропрограммы умножения производится не на АЛУ а на сумматорах сто является в некоторых случаях более быстрым за счет отсутствия сдвигов.
1.3. разработка обобщённого списка слов, полей, логических условий и управляющих сигналов
Для того чтобы составить обобщённый список используемых в микропрограмме слов, необходимо, внимательно просмотрев обобщённую микропрограмму (лист 3 «Обобщённая микропрограмма»), выписать все встретившиеся в ней слова, а затем отсеять повторяющиеся. Также необходимо выделить на основании обобщённой микропрограммы (все самостоятельно используемые поля слов, а затем поставить в соответствие каждому слову регистр. В результате этой операции получается таблица, в которой перечислены все используемые в микропрограмме слова, самостоятельно используемые поля этих слов, а также названия регистров, поставленных в соответствие каждому из этих слов. Эта таблица приведена в Приложении №1 (Таблица №1).
Затем, необходимо на основании обобщённой микропрограммы («Обобщённая микропрограмма») составить список всех встречающихся в ней логических условий и поставить каждому из них в соответствие шифр – Хi. Получившаяся таблица приведена в Приложении №1 (Таблица № 1).
Заключительным этапом в этом пункте является построение таблицы микроопераций, которая строится на основании обобщённой микропрограммы (Обобщённая микропрограмма»). Выписав в столбик все использованные в микропрограмме микрооперации, мы каждой операции ставим в соответствие уникальный шифр – Уi. Полученная в результате этих действий таблица приведена в Приложении №1 (таблица №1).
1.4. разработка закодированного графа микропрограммы
Закодированный граф микропрограммы составляется на базе обобщенной микропрограммы («Обобщённая микропрограмма»), списка микроопераций списка логических условий (Приложение №1 (таблица №1)) путем подстановки нужных управляющих сигналов yi в соответствии с текущей микрооперацией в каждый узел графа. Логические условия используются в этом графе в качестве условий перехода xj. После этого всем узлам полученного графа присваивается индивидуальный порядковый номер - номер состояния – а.
Закодированный граф микропрограммы представлен на схеме «Закодированный граф микропрограммы».
1.5. разработка структры операционного автомата
Выполняется на основании обобщённой микропрограммы («Обобщённая микропрограмма»), списка микроопераций ,списка логических условий и списка слов и полей (Приложение №1 (таблица №1)). Для выполнения данного этапа необходимо проделать следующие действия: Каждому слову поставить в соответствие регистр (это было сделано нами ранее в пункте 1.3. данного документа), каждому поля - подрегистр. Каждой микрооперации нужно поставить в соответствие комбинационную схему, на входы которой подать сигналы соответствующих регистров. Каждому логическому условию ставится в соответствие комбинационная схема.
1.6. разработка структурной схемы операционного автомата
Структурная схема операционной части вычислительного устройства разрабатывается на основе обобщенной микропрограммы («Обобщённая микропрограмма»), списка микроопераций, списка логических условий (Приложение №1 (таблица №1)) .
При разработке структурной схемы должны быть учтены возможности конкретных микросхем, которые в дальнейшем будут использованы при разработке функциональной схемы операционной части вычислительного устройства. Также должна быть учтена необходимость выполнения некоторых служебных функций (выдача логических условий на входы устройства управления, проверка совпадения адреса устройства и адреса на адресной шине, выработка сигнала «захват», выдача при недопустимом коде операции сигнала «Ошибка»). Кроме того, должна быть предусмотрена выдача на шину выхода служебных флагов (ГОТ, ЗАН, РЕЗ, ЗАПР)). Триггеры установки этих флагов обозначены на структурной схеме как Т1 – Т4 соответственно.
К каждому регистру на данной схеме подводится набор, управляющих сигналов, которые определяют режим его работы (хранение, запись, сдвиг вправо, сдвиг влево).
На этом этапе потребовалось ввести дополнительный регистр С, который имеет три устойчивых состояния. Так же потребовалось ввести еще один мультиплексор на выходе так как выдача информации производится не только с регистра С.Введенный мультиплексор имеет три состояния. Необходимость введения в этом месте элемента с тремя состояниями обусловлена тем, что вычислительное устройство должно взаимодействовать с выходной ШД только тогда, когда оно обрабатывает запрос инициирующего устройства, во все же остальные моменты времени, когда оно находится в «пассивном» состоянии, оно не должно оказывать какого-либо существенного влияния на выходную ШД.
Все арифметические и логические операции должны выполняться в АЛУ, тогда как операции сдвига и обнуления слова, а также произведение производятся в соответствующих регистрах и на сумматоре. Дополнительно введён счётчик для автономного от АЛУ подсчёта итераций цикла. Само АЛУ управляется с помощью Схемы управления, формирующей на основании управляющих сигналов у наборы сигналов, поступающих на управляющие входы АЛУ. На этой же схеме показываются особенности формирования всех осведомительных сигналов х.
Структурная схема операционного автомата представлена на схеме «Структурная схема Операционного Автомата».
1.7. Составление СПиска переходов
Список переходов составляется на основании Закодированного графа микропрограммы (Закодированный граф микропрограммы») путем перебора всех возможных переходов данного графа. При этом последовательно выписываются код исходного состояния, код следующего состояния, условия перехода между этими состояниями, управляющие сигналы, которые должны вырабатываться в исходном состоянии и сигналы возбуждения.
Список переходов представлен в Приложении №3 (таблица №2).
1.8. Программирование ПЛМ
Программирование ПЛМ матриц осуществляется исключительно на основе составленного ранее списка переходов (Приложение №3 (таблица №2)).