Московский Государственный Технический Университет им. Н.Э.Баумана

Курсовая работа

по курсу Архитектура ЭВМ

Выполнил Принял

Студент группы ИУ5-52 к.т.н.,доцент

Кулешов Д.А. Виноградов В.И.

________________________ _______________________

Вариант № 42

Москва, 2006

Оглавление

1. Техническое задание 3

2. Разработка обобщенной микропрограммы 3

2.1. Обобщенный алгоритм 3

2.2. Операция арифметического сдвига 4

2.3. Операция обратного вычитания 4

2.4. Операция сложения 5

2.5. Операция логического сложения 5

2.5. Операция И-НЕ 5

2.6. Операция 5

2.7. Операция 5

2.8. Обобщенная микропрограмма 5

3. Списки слов, микроопераций и логических условий 5

3.1. Список слов 5

3.2. Список микроопераций 6

3.3. Список логических условий 6

4. Синтез операционных элементов 7

4.1. Регистр А 7

4.2. Регистр В 7

4.3. Регистр D 8

4.4. АЛУ 8

4.5. Мультиплексор регистра А 9

4.6. Мультиплексор регистра В 9

4.7. Счетчик 10

4.8. Триггеры управляющих шин 10

4.9. Буферные элементы 11

4.10. Схемы сравнения 11

4.11. Переключатели 12

4.12. Регистр состояний 12

4.13. Программируемые логические матрицы 12

4.14. Дешифратор 12

5. Разработка структурной схемы операционного автомата 12

6. Разработка функциональной схемы операционного автомата 12

7. Закодированный граф 12

8. Списки переходов 12

9. Синтез ПЛМ и комбинационных схем 14

10. Разработка функциональной схемы управляющего автомата 16

11. Определение количества машинных тактов, необходимых для выполнения каждой операции 16

12. Расчет максимальной частоты работа вычислительного устройства 16

1. Техническое задание

Спроектировать вычислительное устройство для выполнения заданного множества операций:

1. Сдвиг арифметический;

2. Сложение;

3. Вычитание обратное;

4. ;

5. ;

6. ;

7. .

Вычислительное устройство должно иметь разрядность 8 и работать с операндами в дополнительном коде.

Вычислительное устройство должно состоять из операционной части и блока управления и подключаться к интерфейсу.

Состав шин интерфейса:

1. Шины прямой передачи данных /входные/ разрядностью 8 бит;

2. Шины обратной передачи данных /выходные/ разрядностью 8 бит;

3. Управляющие шины:

- проверка готовности устройства ПРГОТ;

- сигнал занятости устройства ЗАН;

- код операции КОП;

- передача данных по входным шинам ДАННЫЕ;

- передача результата по выходным шинам РЕЗ;

- запрос на передачу данных ЗАПР;

- подтверждение приема результата ПРРЕЗ;

- готовность устройства ГОТ;

- сигнал прерывания при делении на нуль ПР.

2. Разработка обобщенной микропрограммы

2.1. Обобщенный алгоритм

Обобщенная микропрограмма представляет алгоритм работы ВУ и используется при проектировании управляющего и операционного автоматов.

Опишем общий алгоритм работы ВУ.

При появлении номера устройства (42) на шине адреса и сигнала ПРГОТ на шине управления, вычислительное устройство (ВУ), при условии, что оно не занято (ЗАН = 0), выдает сигнал ГОТ. После этого внешнее устройство, которое запрашивало операцию, выставляет ее код на шине данных и подает сигнал КОП. По сигналу КОП ВУ считывает код операции в регистр команд D и начинает выполнение одной из операций по микропрограмме.

По завершении операции ВУ выставляет на шине управления сигнал РЕЗ и сам результат на выходной шине до получения сигнала ПРРЕЗ. После выдачи результата, ВУ снимает сигнал с шины ЗАН. После этого внешнее устройство снимает адрес устройства с шины адреса, освобождая интерфейс. Для запроса данных устройство выдает сигнал ЗАПР. Перед появлением данных на входной шине интерфейса внешнее устройство подает сигнал ДАННЫЕ.

2.2. Операция арифметического сдвига

КОП 001

Формат команды:

КОП

ЛЕВ

Константа сдвига

0 2 3 4 7

ЛЕВ = 1 - сдвиг влево

ЛЕВ = 0 - сдвиг вправо

При арифметическом сдвиге знак не сдвигается, сдвигаются только числовые разряды. При сдвиге вправо освобождающиеся разряды заполняются содержимым знакового разряда, а при сдвиге влево - нулями.

Перед выполнением команды сдвига в регистр А считывается сдвигаемое слово, а в регистр счетчика – константа сдвига. Далее идёт анализ бита, отвечающего за направление сдвига, и организуется цикл сдвига. После выполнения операции результат из регистра А выдается на выходную шину.

2.3. Операция обратного вычитания

КОП 010

В силу особенности АЛУ, которое не может выполнить операцию Y-X, операнды перед выполнением данной команды записываются в регистры в обратном порядке. Т.е. первый операнд записывается в регистр B, а второй – в регистр А. Затем они подаются на АЛУ, для выполнения операции вычитания. Результат помещается в регистр А, а затем выдается на выходную шину.

2.4. Операция сложения

КОП 011

Перед выполнением этой операции операнды считываются в регистры A и B, а затем подаются на АЛУ. Результат помещается в регистр А, а затем выдается на выходную шину.

2.5. Операция логического сложения

КОП 100

Операнды подаются на схему АЛУ, а результат записывается в регистр А и подаётся на выходную шину.

2.5. Операция И-НЕ

КОП 101

Операция выполняется в два этапа. Сначала над операндами производится операция логического умножения, результат которой записывается в регистр А. Затем, содержимое регистра А инвертируется, и результат подается на выходную шину.

2.6. Операция

КОП 110

Перед началом операции в регистры А и В считываются операнды, а затем производится инверсия содерживого регистра А, после чего значения из регистров подаются на АЛУ. Результат записывается в регистр А и подается на выходную шину.

2.7. Операция

КОП 111

Перед началом операции в регистры А и В считываются операнды, а затем производится инверсия содерживого регистра В, после чего значения из регистров подаются на АЛУ. Результат записывается в регистр А и подается на выходную шину.

2.8. Обобщенная микропрограмма

См. Приложение 1.

3. Списки слов, микроопераций и логических условий

3.1. Список слов

Таблица 1. Список слов.

Тип	Формат	Поля	Комментарий
ILO	A(0:7)	ЗнА = А(0)	Операнд А
IL	В(0:7)	-	Операнд В
L	D(0:7)	Направл. сдвига = D(3) Конст. сдвига = D(4:7)	Слово с кодом текущей операции
L	Сч(0:3)	-	Счетчик
O	ЗАН(0)	-	Сигнал занятости ВУ
О	ЗАПР(0)	-	Сигнал запроса данных для ВУ
О	ГОТ(0)	-	Сигнал готовности ВУ
О	РЕЗ(0)	-	Сигнал передачи данных из ВУ

3.2. Список микроопераций

Таблица 2. Список микроопераций.

Микрооперация	Управляющий сигнал
А := Швх	Y1
A := L1(A.0)	Y2
A := R1(A(0).A)	Y3
A := A + B	Y4
A := A /\ B	Y5
A := A \/ B	Y6
A :=	Y7
A := A – B	Y8
Швых := A	Y9
B := Швх	Y10
B :=	Y11
D := Швх	Y12
Cч := D(4:7)	Y13
Сч := Сч – 1	Y14
ЗАН := 0	Y15
ЗАН := 1	Y16
ЗАПР := 0	Y17
ЗАПР := 1	Y18
ГОТ := 0	Y19
ГОТ := 1	Y20
РЕЗ := 0	Y21
РЕЗ := 1	Y22

3.3. Список логических условий

Логическое условие	Осведомительный сигнал
ПРГОТ	X1
ЗАН	X2
ША = 42	X3
КОП	X4
	X5
	X6
	X7
	X8
	X9
	X10
	X11
ДАННЫЕ	X12
Сч = 0	X13
D(3)	X14
ПРРЕЗ	X15

4. Синтез операционных элементов

В данном разделе рассмотрим синтез операционных элементов на основе списка микроопераций.

Исходные данные – список микроопераций.

Результат – реализация конкретного операционного элемента.

4.1. Регистр А

Регистр А должен обеспечивать хранение 8-разрядного слова, его сдвиг вправо и влево.

Для этой цели используем универсальный регистр К155ИР13.