kurs (Курсовой проект (готовый) вариант 3)

Московский Государственный Технический Университет им. Н.Э.Баумана

Курсовая работа

по дисциплине “Архитектура ЭВМ”

Вариант № 3

Выполнил: Приняла:

Студент группы ИУ5-51 Белоусова В.И.

Балашов А.М.

_______________________ _______________________

Москва 2005г.

Содержание.

1. Постановка задачи

2. Микропрограммы машинных операций

3. Обобщенная микропрограмма.

4. Списки слов, операций и логических условий.

5. Закодированный граф микропрограммы.

6. Синтез операционных элементов.

7. Разработка структурной схемы операционного автомата.

8. Разработка функциональной схемы операционного автомата.

9. Список переходов.

10. Разработка ПЛМ.

11. Разработка функциональной схемы управляющего автомата .

12. Расчет длительности машинного такта.

13. Заключение.

14. Список использованной литературы.

15. Приложение 1. Обобщенная микропрограмма и Закодированный граф микропрограммы.

16. Приложение 2. Структурная схема ОА и Функциональная схема управляющего автомата.

17. Приложение 3. Функциональная схема операционного автомата

1. Постановка задачи

Спроектировать вычислительное устройство для выполнения заданного множества операций.

Состав шин интерфейса:

1.Шины прямой передачи данных /входные/ разрядностью 8 бит.

2.Шины обратной передачи данных /выходные/ разрядностью 8 бит.

3.Шина адреса разрядностью 2.

4.Управляющие шины:

- проверка готовности устройства /ПРГОТ/,

- сигнал занятости устройства /ЗАН/,

- код операции /КОП/,

- передача данных по входным шинам /ДАННЫЕ/,

- передача результата по выходным шинам /РЕЗ/,

- запрос на передачу данных /ЗАПР/,

- подтверждение приема результата /ПРРЕЗ/,

- готовность устройства /ГОТ/.

Таблица №1

Расшифровка перечисленных в задании операций.

№	Операция	Обозначение Операции	№	Операция	Обозначение операции
1.	Деление	D	4.	A  B	Л1
2.	Вычитание обратное	A3	5.	A  B	Л2
3.	Вычитание модулей	А4	6.	_____ A  B	Л4
-	-	-	7.	_ A  B	Л6

Разрядность операндов – 8, код – дополнительный.

1. Микропрограммы машинных операций.

Для реализации вычислительного устройства, выполняющего операции, указанные в задании к курсовой работе (см. предыдущий пункт), необходимо разработать микропрограммы для каждой из операций. Микропрограмма должна обеспечивать корректное считывание операндов с входной шины данных, выполнение самой операции и выдачу результата на выходную шину данных. При этом необходимо учесть, что работа вычислительного устройства должна быть согласована с работой внешнего устройства.

Для выполнения этой задачи используются микропрограммы подключения и отключения вычислительного устройства от интерфейса.

Микропрограмма подключения опрашивает шины адреса и шину управления ПРГОТ. При этом вычисляется значение выражения ПРГОТ  ЗАН  (ША=N), где

ПРГОТ – сигнал, выставляемый внешним устройством на шину управления,

ЗАН – сигнал занятости вычислительного устройства,

ША=N – условие совпадения адреса, передаваемого внешним устройством на адресные

шины и адреса вычислительного устройства.

Если выражение принимает значение равное 1, то осуществляется подключение путем формирования сигнала готовности (для этого предусмотрена микрооперация ГОТ=1), который указывает инициирующему устройству о готовности к работе. Далее выполнение микропрограммы приостанавливается до получения сигнала КОП=1, передаваемого внешним устройством по шине управления. Как только сигнал КОП=1 получен, производится считывание команды с входной шины данных, формируется сигнал ГОТ=0 и устанавливается сигнал ЗАН=1. На этом микропрограмма подключения заканчивает свою работу.

Микропрограмма выполнения одной из семи указанных операций выполняется при выполнении одного из семи логических условий (микропрограммы и условия сопоставлены взаимно однозначно), которые формируются на основании анализа кода операции, указанного в команде (более подробное описание условий приведено в следующем пункте данного документа). При выполнении условия микропрограмма любой операции принимает операнды, которые считываются с входной шины данных. Далее вычисляется результат, который затем выдается на выходные шины данных.

Считывание слова данных реализовано следующим образом. Микропрограмма операции генерирует сигнал запроса (для этого предусмотрена микрооперация ЗАПР=1), который осведомляет внешнее устройство о готовности вычислительного устройства к приему данных. В ответ внешнее устройство передает слово данных на входную шину данных, генерируя при этом сигнал ДАННЫЕ=1. Пока сигнал ДАННЫЕ не поступит на управляющую шину, выполнение микрооперации приостанавливается, как только сигнал будет получен, вычислительное устройство производит считывание слова данных, при этом снимается сигнал запроса данных (для этого предусмотрена микрооперация ЗАПР=0).В ответ внешнее устройство устанавливает сигнал ДАННЫЕ=0. Если для выполнения операции необходимо два операнда, то для считывания второго слова данных процедура считывания повторяется.

Выдача слова данных в интерфейс производится следующим образом. Микропрограмма формирует сигнал результата (для этого предусмотрена микрооперация РЕЗ=1). Затем выполнение микрооперации приостанавливается до получения сигнала ПРРЕЗ=1, которым внешнее устройство информирует об успешном принятии результата вычислений. Как только ПРРЕЗ = 1 вычислительное устройство устанавливает сигнал результата в ноль (для этого предусмотрена микрооперация РЕЗ=0) и выставляет результат на выходные шины данных. При необходимости выдачи второго слова данных процедура повторяется. После окончания выдачи результата выполняется микропрограмма отключения вычислительного устройства. При необходимости передать по шине данные, разрядность которых превышает 8, сначала передаётся младший байт, а потом старший.

Микропрограмма отключения вычислительного устройства, снимает сигнал занятости устройства (для этого предусмотрена микрооперация ЗАН=0).

Разработанные микропрограммы выполнения машинных операций, с учетом всего вышесказанного, приведены на рисунках.

Алгоритм главной программы.

Рис1. Алгоритм главной программы

Алгоритмы реализуемых операций:

«Деление»

Деление выполняется над целыми двоичными числами со знаком, представленными в дополнительном коде.

По каждой паре сигналов ЗАПР-ДАННЫЕ передается слово разрядностью 8 бит. ВУ выставляет на шину управления сигнал запроса данных ЗАПР и ждет от устройтсва А сигнала ДАННЫЕ. По этому сигналу ВУ принимает с входной шины переданные данные и снимает с шины управления сигнал ЗАПР.

Делимое состоит из двух слов, сначала на входную шину данных выдается старшая часть делимого, затем - младшая.

Делитель, частное и остаток от деления имеют длину по одному слову.

Так как операнды представлены в дополнительном коде, то при делении они предварительно приводятся к своим модулям (при этом их начальные знаки запоминаются) и делятся в соответствии с алгоритмом деления для положительных чисел, приведенным в [1]. Если число положительное, то оно не изменяется, а отрицательное – преобразуется в свой модуль по формуле , которая для чисел в дополнительном коде тождественно равна формуле C:=C-1.

После деления знак остатка приравнивается к запомненному ранее знаку делимого, а знак частного вычисляется как сумма по модулю 2 запомненных знаков делимого и делителя.

При выполнении деления подсчет тактов деления производить с помощью счетчика, а микрооперации сложения и вычитания с помощью микросхемы ALU.

При нулевом делимом частному и остатку сразу присваивается нуль.

При нулевом делителе, деление не производится и вырабатывается сигнал прерывания ПР, после чего выполнение микропрограммы прекращается.

Вывод данных из ВУ в устройство А производится по сигналу РЕЗ /результат/. ВУ выдает на шины управления ШУ сигнал РЕЗ и одновременно выставляет данные /результат/ на выходную шину ШВЫХ. Устройство А принимает данные и подтверждает прием результата сигналом ПРРЕЗ, после чего ВУ снимает с шины управления сигнал РЕЗ.

По каждой паре сигналов РЕЗ-ПРРЕЗ на выходную шину выдается слово разрядностью 8 бит.

На выходную шину данных сначала выдается частное, а затем - остаток.

Алгоритм микропрограммы операции "деление" представлен на рисунке:

Рис2. Алгоритм операции «Деление»

"вычитание обратное"

Обратное вычитание выполняется над целыми двоичными числами со знаком, представленными в дополнительном коде.

По каждой паре сигналов ЗАПР-ДАННЫЕ передается слово разрядностью 8 бит. ВУ выставляет на шину управления сигнал запроса данных ЗАПР и ждет от устройтсва А сигнала ДАННЫЕ. По этому сигналу ВУ принимает с входной шины переданные данные и снимает с шины управления сигнал ЗАПР.

Уменьшаемое (В) и вычитаемое (А) имеют длину по одному слову.

По первой паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается вычитаемое (А), а по второй паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается уменьшаемое (В).

Операция вычитания производится в АЛУ, но так как в АЛУ нет операции С:=(В-А) и операнды представлены в дополнительном коде, то для вычисления результата используется следующая формула
С:=(-(А-В)). Вычисления по этой формуле производятся в два этапа: 1) С:=(А-В); 2) С:=-С, что тождественно равно (для чисел в дополнительном коде) .

Вывод данных из ВУ в устройство А производится по сигналу РЕЗ /результат/. ВУ выдает на шины управления ШУ сигнал РЕЗ и одновременно выставляет данные /результат/ на выходную шину ШВЫХ. Устройство А принимает данные и подтверждает прием результата сигналом ПРРЕЗ, после чего ВУ снимает с шины управления сигнал РЕЗ.

Разрядность выходного слова равна 8 бит.

Алгоритм микропрограммы операции "вычитание обратное" представлен на рисунке:

Рис3. Алгоритм операции «Обратное вычитание»

"вычитание модулей"

Вычитание модулей выполняется над целыми двоичными числами со знаком, представленными в дополнительном коде.

По каждой паре сигналов ЗАПР-ДАННЫЕ передается слово разрядностью 8 бит. ВУ выставляет на шину управления сигнал запроса данных ЗАПР и ждет от устройтсва А сигнала ДАННЫЕ. По этому сигналу ВУ принимает с входной шины переданные данные и снимает с шины управления сигнал ЗАПР.

Уменьшаемое (В) и вычитаемое (А) имеют длину по одному слову.

По первой паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается уменьшаемое (А), а по второй паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается вычитаемое (В).

После того, как операнды были приняты с входной шины, они приводятся к своим модулям. Если число положительное, то оно не изменяется, а отрицательное – преобразуется в свой модуль по формуле , которая для чисел в дополнительном коде тождественно равна формуле C:=C-1.