Архитектуры ПЛИС (Раздаточные материалы ТПАЦОС)
Описание файла
Файл "Архитектуры ПЛИС" внутри архива находится в следующих папках: Раздаточные материалы ТПАЦОС, Раздаточный матриал ТПАЦОС ч2. Документ из архива "Раздаточные материалы ТПАЦОС", который расположен в категории "". Всё это находится в предмете "теория и проектирование алгоритмов цос" из 9 семестр (1 семестр магистратуры), которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "остальное", в предмете "теория и проектирование алгоритмов цос" в общих файлах.
Онлайн просмотр документа "Архитектуры ПЛИС"
Текст из документа "Архитектуры ПЛИС"
Оглавление
Введение 1
1 Микросхемы с программируемой структурой 2
1.1 Место ПЛИС в ряду современной элементной базы 2
1.2 Классификация программируемых логических интегральных схем 4
1.3 ПЛИС архитектуры CPLD 6
1.3.1 Программируемая матрица соединений 7
1.4 ПЛИС архитектуры FPGA 8
1.4.1 Классические архитектуры FPGA 9
1.5 ПЛИС с комбинированной архитектурой 9
Блоки параллельно-последовательных преобразований данных (блоки SERDES) 11
1.6 Заключение. Особенности архитектур CPLD и FPGA 11
Введение
Вычислительные машины второй половины ХХ века ведут свою историю от универсального компьютера фон Неймана, в котором процесс решения задачи организован как последовательное во времени выполнение простых операций. Каждая операция выполняется по своей команде, совокупность команд образует программу, разработанную для решения данной задачи. Состав аппаратных средств фиксирован (процессор, память, устройства ввода/вывода данных), и изменение решаемой задачи отражается лишь на числе и составе команд программы. Такой процесс решения соответствует программной интерпретации алгоритмов. При этом в целом сохраняется принцип последовательного во времени исполнения алгоритма.
Программный метод интерпретации алгоритмов не является единственным способом решения задач. Можно применять структурную или, как еще говорят, аппаратную интерпретацию алгоритма. В этом случае также выполняется множество отдельных простых операций. Но для выполнения отдельных действий применяются свои функциональные блоки, соединяемые в цепь определенной структуры. Функциональные характеристики блоков и характер соединений между ними соответствуют алгоритму решения задачи. Иными словами для получения решения создается структура, отображающая интерпретируемый алгоритм. Алгоритм реализуется за счет продвижения данных и образования по путям обработки (асинхронно или при тактировании) от входов к выходам схемы, с которых снимается результат. Команды для выполнения отдельных операций отсутствуют. Это обеспечивает распределение решения задачи не только во времени, но и в пространстве. Естественным образом достигается высокая степень параллелизма. В этом случае состав аппаратных средств тесно связан с решаемой задачей. Усложнение задачи ведет к увеличению количества используемого оборудования. Изменение задачи требует изменения состава компонентов и способов их соединения.
Последовательное выполнение большого числа элементарных шагов при компьютерном решении задачи занимает относительно большое время. Кроме того, независимость аппаратных средств от сложности решаемой задачи имеет и оборотную сторону - даже для простейших задач нужны блоки, образующие компьютер в целом. Таким образом, простые задачи и задачи, которые должны решаться в реальном масштабе времени, могут привести к необходимости применения аппаратных вариантов решения. Понятие "реального времени" означает, что результат должен быть получен за ограниченный интервал времени, иначе он становится бесполезным.
1 Микросхемы с программируемой структурой
1.1 Место ПЛИС в ряду современной элементной базы
По признаку ориентации на массовое потребление или на конкретный заказ цифровые интегральные схемы можно разделить на стандартные и специализированные.
Стандартные ИС производятся массовыми тиражами и приобретаются потребителем как готовые изделия (off-the-shelf). Для них стоимость проектирования раскладывается на большое число изделий, поэтому цена стандартных ИС оказывается сравнительно невысокой. Возможность затрачивать большие средства на проектирование характерна только для разработки микросхем массового производства.
Специализированные интегральные схемы (СпИС, ASICs) в той или иной мере приспосабливаются изготовителем к конкретному заказу. Подчеркнем, что здесь речь идет о влиянии индивидуального заказа именно на процесс изготовления кристалла на предприятиях электронной промышленности. Степень индивидуализации, проявляющаяся при изготовлении, различна для разных классов СпИС и сильно влияет на их технико-экономические характеристики.
Рис. 1.1. Классификация цифровых интегральных схем
Проектирование ИС - процесс сложный и дорогостоящий, поэтому желательно в максимальной степени строить аппаратуру на основе стандартных ИС, не прибегая к заказу на разработку своих вариантов.
К стандартным относятся следующие виды цифровых ИС.
-
Микросхемы малого и среднего уровней интеграции МИС и СИС (SSI, Small Scale Integration и MSI, Medium Scale Integration). Этот класс представлен хорошо известными стандартными сериями элементов (К155, HC74 и т.д.).
-
БИС/СБИС микропроцессоров МП (МР, Microprocessors) и микроконтроллеров МК (МС, Microcontrollers).
-
БИС/СБИС запоминающих устройств (Метогу IC), относящиеся к наиболее массовым ИС с широкой номенклатурой.
-
Интегральные схемы с программируемой пользователем структурой (ИСПС). В ИСПС задание схеме определенной внутренней структуры (конфигурирование схемы) выполняется потребителем, изготовитель в этом процессе не участвует и поставляет на рынок продукцию массового производства, при годную для многих покупателей. Вследствие массовости производства высокая стоимость проектирования становится приемлемой и ИСПС могут иметь высокий уровень интеграции, близкий к максимальному для данных технологических условий. Это ведет к улучшению важнейших параметров микросхем (быстродействия, надежности, компактности, стоимости/ЛЭ и др.). В английской терминологии стандартные для проuзводителя микросхемы, структура которых приспосабливается к решаемым задачам самим проектировщиком, называют ASSP (Applicatioп Specific Staпdard Products).
До появления ИСПС специализированные проекты на основе БИС/СБИС в зависимости от конкретных условий (сложности проекта, его тиражности, требований к техническим и экономическим характеристикам, отведенного для реализации времени и т. д.) выполнялись В следующих вариантах:
-
на базовых матричных кристаллах (вентильных матрицах) - полузаказные;
-
на микросхемах, спроектированных по методу стандартных ячеек - заказные;
-
на полностью заказных микросхемах - заказные.
Полностью заказные схемы целиком проектируются для конкретного заказчика. Разработчик имеет полную свободу действий, определяя схему по своему усмотрению вплоть до уровня схемных компонентов (размеров отдельных транзисторов и т. п.). Для подготовки производства полностью заказной схемы требуется проектирование ее структуры и элементов, изготовление всего комплекта фотошаблонов, верификация и отладка всех схемных фрагментов. Разработка таких схем требует затрат больших средств и времени, максимальных в сравнении со всеми другими методами разработки СпИС. Как полностью заказные могут выполняться стандартные микросхемы (микропроцессоры, микроконтроллеры, память и др.) с большими объемами выпуска. Трудоемкость их разработки составляет сотни человеко-лет. Стоимость разработки доходит до десятков млн долларов. Поскольку заказные БИС/СБИС от начала до конца разрабатываются для конкретного проекта, они оптимальны по качеству, но чрезвычайно дороги в разработке и практически недоступны для малотиражных проектов ..
Схемы на стандартных ячейках (SCL, Stal1dard Сеll Logic) отличаются от полностью заказных тем, что при их проектировании отдельные фрагменты берутся из заранее разработанной библиотеки схемных решений. Такие фрагменты уже хорошо отработаны, поэтому стоимость и длительность проектирования уменьшаются. Для производства схем тоже требуется изготовление полного комплекта фотошаблонов, но разработка шаблонов облегчена. Потери сравнительно с полностью заказными ИС состоят в том, что проектировщик имеет меньше свободы в построении схемы, т. е. результаты ее оптимизации по критериям площади кристалла, быстродействию и т. д. менее эффективны. Метод стандартных ячеек при создании высокотиражной продукции достаточно популярен, т. к. В сравнении с полностью заказными БИС/СБИС с его помощью при некоторых потерях в технических характеристиках можно заметно упростить проектирование схемы.
К полузаказным относятся схемы, реализованные на основе базовых матричных кристаллов (БМК). Базовые матричные кристаллы называют также вентильными матрицами (ВМ), что соответствует принятому для БМК английскому термину GA (Gate Array).
Среди БМК различают MPGA (Mask Programmable Gate Arrays) и LPGA (Laser Programmable Gate Arrays). В обоих случаях имеется исходный стандартный полуфабрикат, который доводится до готового изделия с помощью индивидуальных соединений. Реализация на кристалле необходимых связей при малом числе слоев металлизации требует изготовления лишь малого числа фотошаблонов (для MPGA) или цикла операций разрушения некоторых заранее изготовленных межсоединений лазерным лучом (для LPGA).
Хотя стоимость и длительность проектирования на основе БМК в сравнении со схемами, разработанными методом стандартных ячеек, сокращаются, результат еще дальше от оптимального. В МАБИС, т. е. в матричных БИС, реализованных на БМК, менее рационально используется площадь кристалла (на кристалле остаются неиспользованные элементы и т. п.), длины связей не минимальны, и быстродействие не максимально.
Сходство методов проектирования на БМК и стандартных ячейках состоит в применении библиотек функциональных элементов. При проектировании вначале из набора библиотечных элементов подбираются необходимые блоки, а затем решаются задачи их размещения и трассировки. Различие в том, что для схем, проектируемых по методу стандартных ячеек, библиотечный набор имеет более выраженную топологическую свободу.
Приведенные выше сведения иллюстрируют естественную ситуацию: чем дороже проектирование схемы, тем выше ее качество (в частности, занимаемая схемой площадь кристалла) и ниже стоимость изготовления каждого экземпляра. Затраты на проектирование и подготовку производства (NRE, Non Recurring Engineering) однократны, затраты на изготовление присущи каждому экземпляру микросхем. Это определяет экономически обоснованные области применения различных методов разработки микросхем как зависящие от тиражности и сложности проектов.
Р
ис. 1.2. Стоимость разработки и изготовления СпИС типа SCL (на стандартных ячейках)
1.2 Классификация программируемых логических интегральных схем
Интегральные схемы с программируемой пользователем структурой (ИСПС) существуют уже около 30 лет и к настоящему времени представлены множеством разнообразных серий и семейств. Программирование структур пользователем вначале было применено в программируемых логических матрицах (ПЛМ) и программируемой матричной логике (ПМЛ), получивших объединенное название PLD (Programmable Logic Devices) или SPLD (Simple PLD). Вслед за ними возникли новые, более сложные ИСПС - CPLD (Сотрlех PLD), продолжающие линию развития матричной логики, и FPGA (Field Programmable Gate Aгrays) - преемники базовых матричных кристаллов. Затем были реализованы ИСПС комбинированной (смешанной) архитектуры, сочетавшие признаки CPLD и FPGA, которые в настоящее время все больше приближаются по своей структуре к FPGA.
Рассмотрим классификацию ПЛИС по двум признакам:
-
Типу памяти конфигурации и связанному с ним числу допустимых циклов перепрограммирования.
-
Архитектуре (типу функциональных блоков, характеру системы межсоединений).
Классификация ИСПС по кратности программирования
Классификация ИСПС по кратности программирования, определяемой типом памяти конфигурации (теневой памяти), приведена на рис. 1.4.
Рис. 1.4. Классификация ИСПС по признакам кратности программирования (типу теневой памяти)
Однократно программируемые ИСПС строятся на основе элементов с необратимыми изменениями состояний - специальных перемычек или транзисторов с плавающими затворами, не имеющих средств стирания информации.
В простых ПЛИС первых поколений применялись плавкие перемычки (типа fuse). В таких ПЛИС в исходном состоянии имеются все возможные соединения, а для получения требуемой схемы часть перемычек разрушается (пережигается). В течение многих лет велась большая работа по подбору материалов перемычек и усовершенствованию технологических процессов программирования, тем не менее для ПЛИС высокого уровня интеграции схемы с плавкими перемычками не подошли (в классификации они не указаны).
В однократно программируемых FPGA применяют пробиваемые перемычкu типа aпtifuse. В исходном состоянии сопротивления перемычек, имеющих диэлектрические слои, чрезвычайно велики, а в пробитом достаточно малы. Точки связи, реализуемые перемычками, имеют высокое качество (компактность, надежность, малые задержки, стойкость). Больших успехов в разработке пробиваемых перемычек добились фирмы Actel, QuickLogic (перемычки ViaLink), Crosspoint Solution (кремниево-аморфные перемычки) и Xilinx (перемычки MicroVia).