15 2 версия от Димы (Ответы на все вопросы по теме электроника или типа того)

15. Особенности многоядерной микроархитектуры на примере Intel Core

Рассмотрим вопросы производительности и энергопотребления

Perf = F * instr

Производительность = Тактовая частота * Кол-во инструкций выполняемых за 1 такт

Следовательно существует 2 пути увеличения производительности:

1. Увеличение тактовой частоты

2. Увеличение числа инструкций выполняемых за такт

Второй параметр определяется внутренним строением процессора и зависит от количества функциональных узлов(декодеров инструкций и исполнительных блоков)

Power = F*U^2*Cdynmic

Cdynamic – динамическая емкость определяемая микроархитектурой процессора и зависит от числа транзисторов и их активности во время работы процессора.

Следовательно для оптимизации архитектуры с точки соотношения производительности и энергопотребления надо установить баланс между количеством инструкций за так и динамической емкостью т.к. напряжение ядра мало зависит от микроархитектуры и определяется техпроцессом.

Микроархитектура Core основана на технологиях направленных на увеличение производительности и снижение энергопотребления.

Содержит кэш L1 – 64кБайта ( по 32 Кб для кода и данных)

Общая кэш L2 (2/4 Мбайта)

Особенность микроархитектуры Core она позволяет создавать процессоры с различными характеристиками для различных сегментов рынка:

для мобильных, настольных систем и серверов.

Основные усовершенствования:

1. Intel Wide Dynamic Execution ( динамическое исплнение )

в микроархитектуре P6 ( под динамическим исполнением команд понималось выполнение анализа потока кода, возможность спекулятивного(упреждающего, внеочередного) исполнения команд. В микроархитектуре Core речь идет о широком динамическом исполнении, т.е. Процессор исполняет больше операций за 1 так(до 4-х инструкций одновременно) благодаря добавлению в ядро дополнительного декодера и исполнительных устройств.

На 4 декодера ( 1 для сложных инструкий и 3 для простых) микроархитектура Core предлагает наличие 6 портов запуска.

1 — load

2 – store

3 – универсальные

До Core использовалась технология micro—ops fusion, в случае если команда команда распадается на зависимые друг от друга микроинструкции, декодер осущевстляет их привязку друг к другу также последовательности микроинструкий склеенные технологиеq micro-ops представляются процессором на всех этапах кроме собственно исполнения одной командой.

Мискроархитектура Core в дополнение к технологии micro-ops fusion получилило технологию macro-fusion которая направлена на увеличение числа исполняемых за 1 так команд и заключается в том что ряд пар связаных между собой последовательных инструкций представляется внутри процессора одной микроинструкцией. такая микроинструкия рассматривается планировщиком и выполняется на исполнительных устройствах как одна команда:

1. Intel Advanced Digital Media Boost

переработка блоков исполнения SIMD инструкций. До Core процессор исполнял одну SSE инструкцию, работающую с 128 биными операндами за 2 такта(1-ый такк обработка старших 64 бит, 2-ой младших) Core позволяет ускорить работу с SSE инструкийми в 2 раза. Блоки SSE 128-битные следовательно обрабатываются за 1 такт.