Методические указания, страница 2
Описание файла
Документ из архива "Методические указания", который расположен в категории "". Всё это находится в предмете "вычислительные сети и системы" из 7 семестр, которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "книги и методические указания", в предмете "вычислительные системы и микропроцессоры" в общих файлах.
Онлайн просмотр документа "Методические указания"
Текст 2 страницы из документа "Методические указания"
Курсовая работа оформляется в виде расчетно-пояcнительной записки, включающей рукописный текст и графику общим объемом 25 - 30 страниц формата А4. Записка должна включать следующие основные разделы, расположенные в порядке выполнения работы:
1) оглавление;
2) задание на проектирование;
3) выбор направления решения;
4) схему алгоритма функционирования устройства;
5) операционное описание устройства;
6) функциональную схему операционного автомата;
7) функциональную схему управляющего автомата;
8) принципиальную схему устройства;
9) построение устройства в виде микропроцессорного вычислителя;
10) заключение;
11) список использованной литературы.
Схемы алгоритмов и принципиальные схемы должны выполняться в соответствии с требованиями ГОСТ и ЕСКД [З6, 37]. Все рисунки нумеруются и помещаются в записке после первых ссылок на эти рисунки. Если рисунок выполнен на отдельном листе, то он помещается за страницей текста, содержащей ссылку.
В записке не допускается сокращение слов, кроме общепринятых (ЭВМ, МП, ОЗУ, ПЗУ и др.). Все нестандартные аббревиатуры должны быть обязательно расшифрованы. Формулы, приводимые в записке, могут иметь номера, на которые можно ссылаться в тексте. Номера размещаются с правой стороны у кромки листа в круглых скобках.
Записка вкладывается в обложку из ватмана и брошюруется. Лицевая сторона обложки является титульным листом и оформляется так, как показано на рис. 1.2. При сквозной нумерации страниц в записке этот лист считается первой страницей. Титульный лист подписывается студентом и преподавателем.
При оформлении работы в записке должен найти отражение не только наилучший вариант, но и материал, демонстрирующий весь путь движения к цели. Оформление записки производится по частям в порядке завершения работы над отдельными ее разделами.
1.5. КАЛЕНДАРНЫЙ ПЛАН ВЫПОЛНЕНИЯ КУРСОВОЙ РАБОТЫ
Руководство курсовой работой и ее организацию осуществляет кафедра. Календарный план является графиком работы студентов и кафедра строго следит за его выполнением. Каждый студент обязан один раз в неделю отчитываться перед преподавателем о проделанной работе. Преподаватель еженедельно определяет процент выполнения студентом курсовой работы. Эти данные вывешиваются на специальном стенде кафедры.
Примерный календарный план выполнения работы рассчитан на 17 недель и приведен в табл. 1:
Таблица 1
п/п | Наименование этапа работы | Неделя | Объем, % |
1 | Изучение задания | 1 | 1 |
2 | Разработка схемы алгоритма | 3 | 20 |
3 | Составление операционного описания | 4 | 25 |
4 | Построение функциональной схемы устройства | 6 | 35 |
5 | Построение принципиальной схемы устройства | 10 | 50 |
6 | Разработка программы для МП вычислителя | 12 | 60 |
7 | Оформление записки | 15 | 90 |
8 | Защита курсовой работы | 17 | 100 |
Защита курсовой работы происходит перед комиссией, в которую обязательно входит и преподаватель-консультант. Защита может осуществляться в присутствии всей учебной группы.
2. ПРИМЕР ПОСТРОЕНИЯ ЦИФРОВОГО УСТРОЙСТВА
На примере решения демонстрационной задачи покажем весь путь выполнения курсовой работы от постановки задачи до получения принципиальной схемы реального устройства.
2.1. ЗАДАНИЕ НА ПРОЕКТИРОВАНИЕ
Первоначальная формулировка задания выглядит следующим образом: на вход устройства приходит 32-разрядный параллельный код А{1:32}; на выходе устройства сформировать код В{1:k}, отображающий число единиц кода А.
Такая формулировка является явно недостаточной. Действительно, задание на преобразование кода А в код В требует дополнительной информации:
1. Каков период Т поступления входных кодов, сколько времени отводится на преобразование? Техническое решение естественно будет разным в случае разделения входных кодов интервалами в 100 нс, 1 мкс и 10 мкс. Коды могут поступать асинхронно после преобразования предыдущего кода в устройстве. Если значение Т не задается, то можно рассмотреть несколько вариантов построения устройства, оценить их быстродействие и определить область их применения.
2. Каким образом синхронизируется работа устройства с источником и потребителем информации ? Примем, что источник входного кода гарантирует правильность выставленной информации во время действия стробирующего импульса СТРОБ, а само устройство подтверждает выдачу кода числа единичных символов генерацией импульса считывания УСЧИТ.
Здесь же решается вопрос о выборе тактовой синхронизирующей последовательности импульсов: или она будет общей для источника, устройства преобразования и потребителя информации (внешняя синхронизация), или она будет формироваться с помощью автономного генератора тактовых импульсов (ГТИ), установленного в разрабатываемом устройстве (внутренняя синхронизация). Выберем внешнюю синхронизацию с частотой ГТИ - 5 МГц.
При внешней синхронизации необходимо уточнить привязку входных и выходных сигналов по отношению к тактовой последовательности импульсов. Будем считать, что смена кодов А и В осуществляется по положительному фронту импульсов ГТИ, длительность импульсов СТРОБ и УСЧИТ равна периоду тактовой последовательности и положительные фронты этих импульсов появляются вслед за положительным фронтом импульсов ГТИ.
3. Каково отображение кода А в код В ? Для решения задачи необходимо установить однозначное соответствие между кодом В и кодом А. Это соответствие определяется многими факторами: удобством оценки, необходимостью передачи на уровне помех, требованиями использования кодов для обнаружения и исправления ошибок, удобством индикации и многими другими факторами.
Примем, что выходной код В{1:k} - двоичный позиционный код, численный эквивалент которого равен числу единичных символов кода А{1:32}. Легко заметить, что максимальное число "единиц", равное 32, потребует формирования шестиразрядного выходного кода B{1:6}, так как (32)10 = (100000)2 (32Д = 100000B).
В качестве сопутствующей можно рассмотреть задачу формирования выходного кода в двоично-десятичном представлении. Разрядность при этом не изменится: потребуется тетрада для формирования младшей цифры (0 - 9) и два двоичных разряда для представления старшей цифры (0 - 3). Представляет интерес введение контрольного разряда В{7} для проверки кода на четность (нечетность) при передаче по каналу связи.
Итак, задание на проектирование может быть выражено в виде функциональной схемы и эпюр напряжения, изображенных на рис. 2.1.
Примем, что в разрабатываемом устройстве не требуется введения внутренней индикации, и не будем пока накладывать никаких ограничений на потребляемую устройством мощность и, следовательно, на выбор оптимальной элементной базы. Эти вопросы могут быть решены при дальнейшей работе над заданием.
Разработка схемы устройства начинается с главного вопроса - определения метода построения устройства как комбинационного или как регистрового. Согласно заданию устройство преобразует входной параллельный код в выходной, поэтому оно может быть построено и как комбинационное, и как регистровое. Рассмотрим оба варианта, сравним сложность их реализации и определим область применения.
2.2. КОМБИНАЦИОННАЯ РЕАЛИЗАЦИЯ УСТРОЙСТВА
При построении устройства в виде комбинационной схемы надо решить задачу синтеза системы шести логических функций 32 переменных. Эта задача достаточно сложна и в условиях ограниченного времени проектирования решена быть не может.
К решению задачи можно подойти с позиций операционного синтеза, построив устройство, реализующее цепочку простых преобразований. Разобьем входной код на такие части, для которых решение задачи преобразования "числа единиц" в позиционный двоичный код является практически реализуемым. Разобьем входной код на четыре части:
А{1:32} = A{l:8}. А{9:16}. А{17:24}. А{25:32}.
Каждый байт преобразуется в число единиц c помощью цифрового устройства, которое назовем преобразователем кода и будем обозначать через ПPi{1:4} (i = 1, 2, 3, 4). Тогда
B{1:6}=ПР1{1:4} + ПР2{1:4} + ПР3{1:4} + ПР4{1:4}.
Будем формировать сумму в два этапа - суммированием кодов пары преобразователей и суммированием полученных сумм:
P1.SM1{0:3} = ПР1{1:4} + ПР2{1:4},
P2.SM2{0:3} = ПР3{1:4} + ПР4{1:4},
B{1:6} ≡ SM{0:5}=0.P1.SM1{0:3} + 0.P2.SM2{0:3}.
Здесь P1 и Р2 - сигналы переноса 4-разрядных сумматоров SМ1 и SM2.
Функциональная схема устройства изображена на рис. 2.2. Сигнал УСЧИТ образуется путем задержки сигнала СТРОБ на максимально возможное время формирования выходного кода. Оно зависит от выбранной элементной базы.
Для построения сумматоров SM1 и SM2 воспользуемся микросхемой К155ИМЗ (4-разрядный сумматор), а для построения сумматора SM -микросхемами К155ИМЗ, К155ИМ2 (К155ИМ2 - 2-разрядный сумматор). Задержка в формировании выходного сигнала этими сумматорами составляет не более 40 нc.
Преобразователи кодов ПРi являются нестандартными устройствами. Анализ показывает, что использование логических элементов (элементов с "жесткой" структурой) приводит к очень объемной реализации. Возникает мысль об использовании программируемых структур - электрически программируемых постоянных запоминающих устройств (ППЗУ) или программируемых логических матриц. Первая структура более доступна, поэтому будем использовать микросхему КР556РТ4, изображенную на рис. 2.3. Эта микросхема совместима c ТТЛ - элементами (ТТЛ - транзисторно-транзисторная логика) и обеспечивает задержку не более 70 нс. Программирование этого ППЗУ будем проводить по таблице истинности функции преобразования 8-разрядного кода в 4-разрядный (табл. 2).
Таблица 2
А0 | A1 | A2 | A3 | A4 | A5 | А6 | А7 | D0 | D1 | D2 | D3 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
- | - | - | - | - | - | - | - | - | - | - | - |
1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
Проектируемое устройство строится на восьми корпусах микросхем. Оно может использоваться в системах, в которых допустимое время формирования выходного кода не превышает 150 нс: действительно, задержка выходного кода
τ = τ(ППЗУ) + τ(SM1,SM2) + τ(SM) = τ(КР556РТ4) + τ(К155ИМ3) + τ(К155ИМ3 + К155ИМ2) = 70 + 40 + 40 = 150 нс.
Преобразователь на стандартных логических элементах может быть построен из двух 4-битовых преобразователей и 3-разрядного сумматора. Если Х0, X1, Х2, Х3 - биты 4-разрядного поля входного слова, Y0, Y1, Y2 - биты выходного слова 4 - битового преобразователя, определяющего двоичный позиционный код числа единиц поля входного слова, то, рассматривая Y0, Y1, Y2 как логические функций переменных Х0, X1, Х2, ХЗ, получим следующие логические выражения выходов преобразователя для реализации на элементах И-НЕ и ИСКЛЮЧАЮЩЕЕ ИЛИ (mod 2):