Диаграммы работы SDRAM, DDR и DDR2
Описание файла
PDF-файл из архива "Диаграммы работы SDRAM, DDR и DDR2", который расположен в категории "". Всё это находится в предмете "вычислительные сети и системы" из 7 семестр, которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "остальное", в предмете "вычислительные системы и микропроцессоры" в общих файлах.
Просмотр PDF-файла онлайн
Текст из PDF
Диаграммы работы Я)ВАМ, РРК и РРИ2 Таблица Назначение сигналов в микросхемах ЗойАМ, 00й и Оой2 80йАМ 1/О Назначение Сигнал Схюх (при1 — синхронизация, действует по положительному перепаду. Для оой ЗОНАМ используется дифференциальный вход СК, СК№ С!оси ЕпаЫе — разрешение синхронизации (высоким уровнем).
Низкий уровень переводит микросхему в режим Роттег Созга, Зцзрепб или Зеб Йе(геэп СЫР Зе!ест — разрешение декодирования команд (низким уровнем). При высоком уровне новые команды не декодируются, но выполнение начатых продолжается Ноут Аббгезз 81гоЬе, Соххпп Аббгеээ 8!гоЬе, УУп!е ЕпаЫв — сигналы, определяющие операцию (код команды) Вал х Зе!ес!з или Вап)! Аббгевз — выбор банка, к которому адресуется команда. Для микросхем с 4-банковой структурой используются только 2 младших бита Аббгеээ — мультиплвксированная шина адреса (наличие старших битов определяется емкостью микросхемы).
В циклах Вапх Асткгате определяют адрес строки. В циклах йваб/Фг(!е линии А[0:9) и А11 задают адрес столбца. Линия А10 в циклах йеаб/Утгйе включает режим автопредэаряда (при А10 = 1), в цикле РгесЛагйе значение А10 1 задает предзаряд всех банков (незавнсимо от 88[2:0)) оа1а !прцт/Оцтрцт — двунаправленные линии данных оа1а 8\гоЬе — двунаправленные линии стробирования данных (для 00Й ЗОНАМ) оа!а Маях — маскирование данных. В цикле чтения высокий уровень переводит шину данных в высокоимпедансное состояние (действует через 2 такта). В цикла записи высокий уровень запрещает запись текущих данных, низкий — разрешает (действует без задержки) Оп О!е Теппюа1юп — включение резиотороз-терминаторов (для оой2), расположенных внутри микросхемы.
Через расширенный регистр режима включение терминаторов может быть запрещено Общий провод и питание ядра (нет в 00Й2) Общий провод и питание выходных буферов. Изолированы от питания ядра для снижения помех (з 00Я2 используются и для питания пара) Общий провод и питание цепей О!1. (для 00Н2). Изолированы от питания ядра для снижения помех Опорное напряжение интерфейса 88'П. (для 00Н ЗойАМ) С(,К (СК, СК№) ! СКЕ СЗ№ НА8№,САЗ№, УУЕ№ ВЗ[2:О) или ВА[2:О) А[0: ! 5) оох 008 !/О !/О СОМ (ОМ) СОТ узэ,уоо узэо уооо "ззоо уоооь УПЕ№ Команда: АСТ В УУЙ В РЙЕ С!.
0 СОМ йАЗ САЗ№ УУЕ№ А10(Р А[О;9,1 СК Временныв диаграммы пакетных циклов ЗОНАМ: А и  — данные для записи по адресу ЙО/СО и ЙО/СО+1, С и 0 — данные, считанные по адресу ЙО/С1 и НО/С1+1 С(.к, ськ№ Команда йеат( МОР МОР М Р М Р 008 00 01 02 03 ОО С(.К, С) К№ Команда 3АФИв Р МО ОР М 00 02 03 ООМ б Временные диаграммы пакетных циклов 00й 80йАМ: а — чтение, С~ = 2, длина пакета 4; б — запись, длина пакета 4, данные 01 не записываются .../ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3 1 1 1 1 1 1 ! ..3 1,.
. 3 1 1 1 1 $ 1 $1 1 $ т„ 1 1 1 $1 1 1 $ ЯО АСТ йО В С Ь 1 1 1 1 1 1 1 $ 1 1 3 С(. (САВ (.а(вп ) ЛО Р! С 1 1 1 1 1 3 1 1 1 $ Оа(а а Оа(а Ь )( Оа(а с 1 1 1 1 1 $1 1 1 1 1 1 /" .1 1 1 1 1 1 у- г !$..3 $ $1 1 1 т 1 1 1 СМ03 АООЙ 1 1 1 1 1 1 1 $ Оа(а ,', А!Ы. (аак3су $ $ $1 $ йеао (.а(епсу Оа(а а Оа(а Ь Оа(а,с (А(. 1 САЗ Ьамссу 1 $1 1 1 1 1 1 1 1 1 в — для ООй ВОйАМ Врвменныа диаграммы выполнения двух команд чтения б — длл 00й280йАМ(СО = 2, АЬ= 2) $1 $ СМО! Аст ! !АСТ АООй в ! Ь 1 $„ 1 1 $ 1 1 1 1 1 1 1 1 1 1 1 1 3 $1 1 $1 1 1 1 1 1 1 1 1 1 1 1 1 $1 1 1 1 1 1 1 1 1 $ 11 1 $1 1 ! 1 1 1 1 1 1 1 1 1 1 .У 1 3 1 1 1 1 1 1 1 1.
1 1 1 1 1 1 1 1 1 1 1 1 1 .
